PCB エンジニアリングラボ
積層構成の寸法から配線インピーダンス、公差コーナー、ビアのクリアランスを計算し、検討結果をエクスポートして工場との協議に使えます。
1 ミクロンの差が結果を変えます。
50 Ω ±10% · 目標範囲内
一部のコーナーが目標範囲外
100 mm · εeff 3.050
穴位置のずれ考慮後 · 0.050 mm
物理的な寸法を変更し、計算結果を確認してください。
スライダーを動かすと、形状、インピーダンス、公差範囲が連動して変わります。
公称値は出発点にすぎません。
配線幅、誘電体厚、Dk の上下限を独立に組み合わせた 8 通りで、銅厚は固定です。これはモデル上の範囲であり、製造歩留まりの予測ではありません。
8 つのコーナーをすべて表示
| w / mm | h / mm | Dk | Z₀ / Ω |
|---|---|---|---|
| 0.295 | 0.162 | 4.00 | 50.77 |
| 0.295 | 0.162 | 4.40 | 48.72 |
| 0.295 | 0.198 | 4.00 | 56.99 |
| 0.295 | 0.198 | 4.40 | 54.70 |
| 0.345 | 0.162 | 4.00 | 46.45 |
| 0.345 | 0.162 | 4.40 | 44.55 |
| 0.345 | 0.198 | 4.00 | 52.43 |
| 0.345 | 0.198 | 4.40 | 50.31 |
値を変えて、差を測定します。
上で基準を保存してから寸法を変更すると、インピーダンス、遅延、残りリング幅、中央の誘電体を比較できます。検討内容はこのブラウザのタブにのみ保持されるため、ページを離れる前にエクスポートしてください。
モデルの前提、制約、出典
Hammerstad と Jensen の準静的な表層マイクロストリップモデルに、銅厚補正を加えています。Dk は均一、配線は被覆なし、グランドは連続と仮定しています。ソルダーレジスト、周波数分散、銅箔の粗さ、損失、差動結合、ビアによる不連続は含みません。初期設計段階の推定値であり、フィールドソルバーや生産承認に代わるものではありません。
リング幅 = (パッド径 − 製造時のドリル径) / 2 − 半径方向のずれ。アスペクト比 = 銅と誘電体の合計厚 / 製造時のドリル径。開口径 ≈ ドリル径 − 2 × 穴壁の銅厚。ここに示す工場の限界値は編集できる例です。ドリル公差、めっき、位置精度、最終的な層構成、インピーダンス制御用テストクーポンは工場に確認してください。
Hammerstad–Jensen / Qucs ↗Annular rings / Eurocircuits ↗Drilling tolerances / Eurocircuits ↗
PCB の製造工程 06 段階 ↗
リジッド PCB 製造の主な工程を図で紹介します。下の例示基板は上のエンジニアリング検討とは別のものです。検討の数値を残すにはエクスポートしてください。
層数、表面処理、ソルダーレジスト
この設定から依頼を始められます。最終的な構成と製造要件は工場が確認します。
この基板の見積を依頼
4L · 100 × 80 mm · FR-4 · 1.6 mm · ENIG