การทดสอบและตรวจสอบแผ่น PCB: แต่ละวิธีตรวจพบอะไร และผลผ่านยังพิสูจน์อะไรไม่ได้

แผ่น PCB หรือแผ่นวงจรพิมพ์อาจผ่านการทดสอบทางไฟฟ้าขั้นสุดท้ายแล้ว แต่ยังเสียหายระหว่างการใช้งานได้ การทดสอบแต่ละรายการของโรงงานตอบคำถามเพียงข้อเดียว เช่น ทุกเน็ต (net) เชื่อมต่อตรงตามข้อมูลของแผ่นวงจรหรือไม่ ชั้นวงจรตรงกับลายวงจรต้นแบบ (artwork) หรือไม่ รูชุบทนความร้อนได้หรือไม่ และผิวแผ่นวงจรยังคงเป็นฉนวนในอากาศชื้นหรือไม่ บทความนี้พิจารณาข้อบกพร่อง 11 ประเภทของแผ่นวงจรเปล่า ตั้งแต่วงจรขาดและวงจรลัด ผนังรูชุบร้าว การงอกของเส้นใยนำไฟฟ้าภายในแผ่นลามิเนต ไปจนถึงอิมพีแดนซ์ที่ไม่ตรงค่าเป้าหมาย และอธิบายว่าการทดสอบใดตรวจพบข้อบกพร่องแต่ละประเภทได้ ผลผ่านยังพิสูจน์อะไรไม่ได้ และการทดสอบใดทำให้อายุของชิ้นงานลดลงหรือทำลายชิ้นงาน

ประเด็นสำคัญ

• การทดสอบทางไฟฟ้าขั้นสุดท้าย (final electrical test) ตรวจทุกเน็ตเพื่อหาวงจรขาด (open) และวงจรลัด (short) กับเน็ตอื่น โดยเทียบกับข้อมูลต้นฉบับของแผ่นวงจร^[1] NASA ระบุว่าการทดสอบนี้ทำตามค่าพารามิเตอร์ที่ลูกค้ากำหนด^[2] ข้อกำหนดของผู้ซื้อจึงเป็นสิ่งที่ตัดสินว่าการทดสอบจะตรวจอะไรบ้าง
• ชั้นในตรวจได้เฉพาะก่อนการอัดชั้น (lamination) เท่านั้น ผู้ผลิตแผ่นวงจรรายหนึ่งในยุโรปตรวจแผงชั้นในทุกแผงอย่างครบถ้วนด้วยระบบตรวจสอบด้วยแสงอัตโนมัติ (automatic optical inspection หรือ AOI) โดยเทียบกับข้อมูลการออกแบบในขั้นตอนนั้น^[3]
• ผนังรูชุบที่ร้าวและรูที่แยกตัวออกจากแผ่นรองชั้นในตรวจพบได้ด้วยการให้ความร้อนแก่คูปองเป็นวัฏจักรขณะวัดความต้านทาน และด้วยการตรวจภาคตัดขวาง^[4] เมื่อ NASA Goddard ตรวจซ้ำภาคตัดขวางที่ผู้จัดหาจัดทำเอง พบว่า 20 ถึง 30% ไม่ผ่านการตรวจ^[5]
• ในการทดสอบของ Isola ซึ่งนำแผ่นลามิเนตไปไว้ภายใต้ความชื้นและแรงดันไบแอส ความต้านทานฉนวนลดลงและกลับคืนหลังการอบ แต่ไม่มีเส้นใยนำไฟฟ้างอกขึ้น^[6] ผลของแผ่นลามิเนตเพียงลำพังไม่ครอบคลุมแผ่นวงจรที่ผ่านการเจาะรูแล้ว
• ความต้านทานฉนวนผิว (SIR) ที่ลดลงแสดงว่าผิวมีกระแสรั่ว แต่ไม่ได้แสดงว่ารั่วเพราะเหตุใด^[7] การระบุชนิดของไอออนบนผิวเป็นสิ่งที่ชี้ไปยังสาเหตุ

คำถามสามข้อและการทดสอบสามประเภท

การทดสอบแผ่นวงจรเปล่าตอบคำถามสามข้อที่แตกต่างกัน ข้อแรกเป็นเรื่องการเชื่อมต่อ (connectivity) ว่าแต่ละเน็ตเชื่อมต่อตรงตามที่ข้อมูลระบุ และไม่เชื่อมต่อกับจุดอื่นหรือไม่ การทดสอบทางไฟฟ้าตอบคำถามนี้ ณ เวลาที่ทดสอบ ข้อที่สองเป็นเรื่องความสอดคล้อง (conformance) ว่าทองแดงมีลักษณะตรงกับลายวงจรต้นแบบหรือไม่ การตรวจด้วยแสงเปรียบเทียบชั้นวงจรกับภาพที่สร้างจากข้อมูลการออกแบบ^[3] จึงยืนยันได้ว่าแผ่นวงจรเป็นไปตามข้อมูล แต่ไม่ได้ยืนยันว่าข้อมูลนั้นถูกต้อง ข้อที่สามเป็นเรื่องอายุการใช้งาน ว่าแผ่นวงจรจะทำงานได้นานเท่าใดเมื่อผ่านความร้อนจากการบัดกรี การเปลี่ยนแปลงของอุณหภูมิ ความชื้น หรือการดัดงอ มีเพียงการทดสอบความเค้นที่ตอบคำถามนี้ได้ และตอบได้เฉพาะโครงสร้างที่ได้รับความเค้นในการทดสอบนั้น

ผลผ่านในคำถามข้อหนึ่งไม่ได้บอกอะไรเกี่ยวกับคำถามข้ออื่น แผ่นวงจรอาจเชื่อมต่อได้สมบูรณ์ในวันที่ทดสอบ แต่ยังมีรูชุบที่ชั้นชุบบางเกินกว่าจะทนรีโฟลว์ (reflow) ได้ ด้วยเหตุนี้ งานด้านความน่าเชื่อถือในแหล่งข้อมูลด้านล่างจึงให้ความเค้นควบคู่กับการวัดค่าระหว่างที่ให้ความเค้น แล้วตัดชิ้นงานเพื่อดูว่าเกิดอะไรขึ้น^[4]

การทดสอบใดตรวจพบข้อบกพร่องใด

ลายทองแดง: วงจรขาด วงจรลัด และตัวนำที่แคบลง

เมื่อสิ้นสุดการผลิต การทดสอบทางไฟฟ้าจะตรวจการเชื่อมต่อของแผ่นวงจรเทียบกับข้อมูลต้นฉบับทีละเน็ต^[1] เครื่องทดสอบแบบหัววัดเคลื่อนที่ (flying probe) ไม่ต้องใช้ฟิกซ์เจอร์และเตรียมการได้เร็ว แต่ทดสอบได้ช้าเพราะต้องทดสอบทุกเน็ต เครื่องทดสอบที่เร็วกว่าของผู้ผลิตรายเดียวกันสร้างแผนที่อิเล็กทรอนิกส์ (electronic map) จากแผ่นวงจรที่ทดสอบแล้วว่าดี แล้วเปรียบเทียบแผ่นวงจรแต่ละแผ่นกับแผนที่นั้น^[1] ในวิธีนี้ สิ่งที่ใช้อ้างอิงคือแผ่นวงจรที่ทราบว่าดี (known-good board) ไม่ใช่ข้อมูลการออกแบบโดยตรง ผู้ผลิตรายเดียวกันกำหนดให้การทดสอบทางไฟฟ้าเป็นมาตรฐานสำหรับแผ่นวงจรตั้งแต่สองชั้นขึ้นไป และเป็นทางเลือกสำหรับแผ่นวงจรหน้าเดียว^[1] NASA ระบุว่าความเสียหายของแผ่นรองบัดกรีเป็นปัญหาหนึ่งของเครื่องทดสอบแบบ flying probe^[2]

ชั้นในจะได้รับการตรวจตั้งแต่ขั้นตอนก่อนหน้า เพราะเมื่ออัดแผ่นวงจรหลายชั้นเข้าด้วยกันแล้วจะแก้ไขข้อผิดพลาดไม่ได้อีก^[3] ในขั้นตอนนั้น ระบบตรวจสอบด้วยแสงอัตโนมัติจะสแกนแต่ละแผงเป็นแถบ และเปรียบเทียบกับภาพที่สร้างจากข้อมูลการออกแบบต้นฉบับ^[3]

สิ่งที่ผลผ่านยังไม่ได้พิสูจน์: ตัวนำที่แคบลงแต่ยังต่อเนื่องอยู่จะผ่านการทดสอบทางไฟฟ้า เพราะการทดสอบนี้ตรวจเพียงว่าเน็ตเชื่อมต่อหรือไม่ ปริมาณทองแดงที่เหลืออยู่แสดงได้ด้วยการวัดบริเวณที่ถูกระบุว่าผิดปกติภายใต้กล้องจุลทรรศน์ หรือท้ายที่สุดด้วยภาคตัดขวาง

รูชุบ: ผนังรูร้าวและการแยกตัวจากแผ่นรองชั้นใน

รูชุบทะลุ (plated through hole) เสียหายได้สองรูปแบบหลัก ผนังรูร้าว (barrel cracking) เกิดจากแผ่นวงจรขยายตัวในแนวความหนามากกว่าทองแดงที่บุผนังรูอยู่มาก ส่วนการแยกตัวของชั้นใน (inner-layer separation) เกิดจากเรซินขยายตัวในแนวข้างเข้าหารู ซึ่งทำให้รอยต่อระหว่างผนังรูกับทองแดงชั้นในรับความเค้น^[4] Isola ระบุขนาดของความต่างนี้ว่า ในแกน Z เรซินและใยแก้วขยายตัวเร็วกว่าทองแดง 4.5 ถึง 5 เท่าที่อุณหภูมิต่ำกว่าอุณหภูมิการเปลี่ยนสถานะคล้ายแก้ว (glass transition temperature หรือ Tg) และเร็วกว่า 17 ถึง 20 เท่าที่อุณหภูมิสูงกว่าจุดนั้น^[8] แนวทางของ NASA ระบุว่าความเสียหายทั้งสองแบบเกิดขึ้นในช่วงเวลาที่ต่างกัน รอยร้าวจากความล้าตามแนวเส้นรอบวง (circumferential fatigue cracking) ต้องอาศัยสภาวะที่อุณหภูมิเปลี่ยนแปลงเป็นวัฏจักร และมักปรากฏหลังการใช้งานจริงเป็นเวลานาน ขณะที่การแยกตัวระหว่างผนังรูกับแผ่นรอง (wall-to-pad separation) เกิดขึ้นระหว่างการประกอบเป็นหลัก^[2]

การทดสอบที่ออกแบบมาสำหรับปัญหานี้คือการทดสอบความเค้นของจุดเชื่อมต่อ (interconnect stress testing หรือ IST) ซึ่งให้ความร้อนแก่คูปองที่มีรูชุบเป็นวัฏจักรขณะวัดความต้านทาน และถือว่าเสียหายเมื่อความต้านทานของรูเพิ่มขึ้น 10%^[4] การทดสอบเปรียบเทียบระหว่างห้องปฏิบัติการ (round robin) ที่ NASA อ้างถึงพบว่า IST ตรวจพบการแยกตัวของชั้นในได้ดีกว่าวิธีเดิมที่ใช้การช็อกความร้อน (thermal shock) แล้วตามด้วยการตรวจภาคตัดขวาง^[4] การทดสอบต้องไม่เกินสภาวะที่แผ่นวงจรจะต้องเผชิญจริง ในงานศึกษาหนึ่งที่ NASA อ้างถึง ความเสียหายที่อุณหภูมิสูงสุดตั้งแต่ 210 °C ขึ้นไปถูกพิจารณาว่าเป็นผลที่เกิดจากตัวการทดสอบเอง และเลือกใช้ 190 °C แทน NASA ยังอ้างถึงคูปองที่ทนได้ 788 รอบ แต่ลดลงเหลือ 4 รอบหลังผ่านรีโฟลว์แบบไร้สารตะกั่วที่ 260 °C มาแล้ว 6 ครั้ง^[4] ประวัติการบัดกรีของคูปองจึงควรอยู่ในบันทึกผลการทดสอบด้วย

ภาคตัดขวางแสดงสิ่งที่เกิดขึ้นภายในรูเฉพาะในระนาบที่ตัด NASA Goddard ตรวจซ้ำไมโครเซกชัน (microsection) ที่ผู้จัดหาส่งมา และปฏิเสธ 20 ถึง 30% จากการตรวจของตนเอง^[5] การศึกษานี้ครอบคลุมการส่งคูปองเข้าตรวจ 882 ครั้งในช่วงปี 2015 ถึง 2017 และพบความไม่สอดคล้อง 260 รายการ ข้อบกพร่องที่พบบ่อยที่สุดประเภทหนึ่งคือการแยกตัวของชั้นใน ซึ่ง NASA นิยามว่าเป็นการแยกตัวของฟอยล์ทองแดงชั้นในออกจากผนังรูชุบ และเชื่อมโยงกับวงจรขาดหลังรีโฟลว์ การบัดกรีแบบคลื่น (wave soldering) หรือการซ่อมแก้ (rework)^[5] NASA ถือว่าการทำไมโครเซกชันเป็นเครื่องมือเฝ้าติดตามกระบวนการผลิตเป็นหลัก มากกว่าเป็นการตรวจขั้นสุดท้ายของแผ่นวงจรที่ส่งมอบ^[5] ในงานศึกษาไมโครเวียของ NASA การตรวจด้วย X-ray ระบุเวียที่เติมวัสดุเต็มรู (filled via) ได้อย่างชัดเจน แต่มีประโยชน์จำกัดในการตรวจหาสภาพอื่น^[4]

ไมโครเวียและการอัดชั้นหลายรอบ

แผ่นวงจรความหนาแน่นสูง (HDI) สร้างขึ้นด้วยการอัดชั้นหลายรอบ (sequential lamination) และการอัดแต่ละรอบจะให้ความร้อนแก่ชั้นที่สร้างไว้แล้วซ้ำอีก ปัญหาที่ Isola ระบุว่าเกี่ยวข้องกับเทคโนโลยีนี้ ได้แก่ รอยร้าวในเรซิน การแยกชั้น (delamination) โพรงในเรซิน (resin void) และการเชื่อมต่อของไมโครเวียที่ล้มเหลว Isola ยังอธิบายว่าแผ่นรองของเวียฝัง (buried via) ที่เสียรูปและชั้นไดอิเล็กทริกที่พองตัว ดันและดึงไมโครเวียให้หลุดออกจากแผ่นรองรับ (landing pad) ได้อย่างไร^[8] NASA นำผลการวิเคราะห์ความเสียหายปี 2004 มาแสดงไว้ ในกรณีนั้นชั้นชุบของเวียแยกออกจากแผ่นรอง (capture pad) และทำให้เกิดความเสียหายเป็นครั้งคราว (intermittent failure) บนแผ่นวงจรที่ติดตั้งแพ็กเกจแบบ chip-scale และแบบ ball grid array^[2] ในแผ่นวงจรทดสอบของ NASA เอง ภาคตัดขวางหลังวัฏจักรความร้อน 100 รอบพบความเสียหายเฉพาะในไมโครเวียขนาด 2 mil^[4]

สิ่งที่ผลผ่านยังไม่ได้พิสูจน์: ไมโครเวียที่เชื่อมต่อได้ที่อุณหภูมิห้องอาจยังยึดติดกับแผ่นรองได้ไม่แน่น เรื่องนี้ตรวจได้ด้วยการทดสอบความเค้นบนคูปองที่จำลองโครงสร้างเวียจริงเท่านั้น โดยต้องวัดค่าตลอดการทดสอบและตรวจภาคตัดขวางตามมา

ภายในแผ่นลามิเนต: การแยกชั้น โพรง และการงอกของเส้นใยนำไฟฟ้า

การแยกชั้นและโพรงในเรซินเกิดขึ้นระหว่างการอัดชั้น และมีสาเหตุทั้งจากการออกแบบและจากกระบวนการผลิต Isola รายงานว่างานออกแบบส่วนใหญ่ที่มีแนวโน้มเกิดการแยกชั้นเป็นงานออกแบบที่มีบริเวณทองแดงคงเหลือน้อย^[8] รอยพอง (blister) ที่ผิวมองเห็นได้ ส่วนการแยกตัวภายในแผ่นวงจรตรวจพบได้ด้วยภาคตัดขวาง การตรวจด้วยกล้องจุลทรรศน์คลื่นเสียงแบบส่องกราด (scanning acoustic microscopy) ซึ่งใช้ถ่ายภาพภายในแพ็กเกจอิเล็กทรอนิกส์ ช่วยได้น้อยในกรณีนี้ NASA ระบุว่าทองแดงในแผ่นวงจรเป็นอุปสรรคต่อการตรวจภายใน และเห็นว่าวิธีนี้ไม่เหมาะในทางปฏิบัติสำหรับการตรวจภายในแผ่นวงจรพิมพ์ (printed wiring board)^[5]

การเกิดเส้นใยนำไฟฟ้าจากขั้วแอโนด (conductive anodic filament หรือ CAF) คือการงอกของทองแดงภายในแผ่นวงจร ซึ่งโดยทั่วไปจะเชื่อมตัวนำสองตัวที่มีแรงดันไบแอสตรงข้ามกันเข้าหากัน^[6] บทความของ Isola ระบุว่าระยะเวลาจนเกิดความเสียหายขึ้นอยู่กับแรงดันไบแอส ความชื้นสัมพัทธ์ ระยะห่างระหว่างรูและระหว่างลายวงจร อุณหภูมิ และระบบเรซิน และเส้นทางที่พบบ่อยที่สุดคือระหว่างรูกับรู^[6] การทดสอบของ Isola ปรับเปลี่ยนเรซิน ใยแก้ว โซลเดอร์มาสก์ ระยะห่าง และแรงดันไบแอส ภายใต้ความชื้นที่ควบคุมไว้ ความต้านทานฉนวนลดลง และลดลงมากกว่าเมื่อมีโซลเดอร์มาสก์ แต่ไม่มีเส้นใยงอกขึ้น แม้ที่แรงดัน 100 โวลต์และระยะห่างระหว่างรู 12 mil การลดลงนั้นก็กลับคืนได้ และการอบทำให้ค่ากลับคืนมา^[6] ผู้เขียนชี้ว่าการเจาะรู ความเค้นเชิงกล และการช็อกความร้อนในการผลิตแผ่นวงจร อาจเป็นปัจจัยสำคัญของความเสียหายที่เกิดขึ้นจริง^[6] ผลการทดสอบ CAF ของแผ่นลามิเนตจึงไม่ได้แสดงว่าแผ่นวงจรที่เจาะและอัดชั้นที่โรงงานแห่งใดแห่งหนึ่งจะมีพฤติกรรมอย่างไร การจะทราบเรื่องนี้ต้องทดสอบภายใต้ความชื้นและแรงดันไบแอสบนคูปองที่ผลิตด้วยกระบวนการของโรงงานนั้น

บนผิวแผ่นวงจร: สารตกค้างและเดนไดรต์

บนแผ่นวงจรที่มีแรงดันไฟฟ้าในอากาศชื้น โลหะอาจละลายออกจากตัวนำหนึ่ง เคลื่อนย้ายไปตกสะสมที่อีกตัวนำหนึ่ง และงอกเป็นเดนไดรต์ (dendrite) ความเสียหายเกิดขึ้นเมื่อเดนไดรต์งอกข้ามช่องว่างและทำให้ตัวนำลัดวงจร^[9] วิธีมาตรฐานในการตรวจหาความเสี่ยงนี้คือการทดสอบความต้านทานฉนวนผิว (surface insulation resistance หรือ SIR) โดยเก็บลายวงจรรูปหวี (comb pattern) ไว้ในตู้ควบคุมสภาวะแวดล้อม (climate chamber) ภายใต้แรงดันไบแอส และอ่านค่าความต้านทานตลอดการทดสอบ^[7] ในงานศึกษาของ National Physical Laboratory (NPL) แห่งสหราชอาณาจักร ลายวงจรรูปหวีมีช่องว่าง 0.2 มิลลิเมตร และเก็บไว้ที่ 40 °C ความชื้นสัมพัทธ์ 93% ภายใต้แรงดัน 5 โวลต์ เป็นเวลา 72 ชั่วโมง โดยอ่านค่าทุก 15 นาที^[9] การเกิดเดนไดรต์ขึ้นอยู่กับปริมาณสารตกค้างจากฟลักซ์ (flux residue) เป็นอย่างมาก และในงานศึกษานั้น ทองแดงเปลือยเกิดเดนไดรต์ได้ยากกว่า ENIG ซึ่งเกิดเดนไดรต์ที่เป็นนิกเกิลเป็นส่วนใหญ่ ทั้งนี้เป็นการเปรียบเทียบเพียงครั้งเดียวภายใต้การปนเปื้อนที่จงใจสร้างขึ้น ไม่ใช่การจัดอันดับผิวสำเร็จโดยทั่วไป^[9]

ผล SIR เป็นตัวเลขเดียวสำหรับลายวงจรทั้งลาย NPL ระบุว่าการวัดนี้ให้เพียงค่าความต้านทานรวมของทั้งระบบ^[9] ZESTRON กล่าวถึงประเด็นเดียวกันจากอีกด้านหนึ่งว่า ค่า SIR ที่ไม่ผ่านเกณฑ์ไม่ได้แสดงว่าไม่ผ่านเพราะเหตุใด ขณะที่การดูดความชื้น (hygroscopy) ของสารตกค้างไอออนิกส่งผลต่อความต้านทานผิวอย่างมาก การระบุว่ามีไอออนชนิดใดอยู่ด้วยโครมาโทกราฟีแบบไอออน (ion chromatography) จึงชี้ไปยังสาเหตุได้^[7] การคัดกรองไอออนรวม (bulk ionic screen) เฉลี่ยค่าจากทั้งแผ่น สารตกค้างเฉพาะจุดจึงอาจซ่อนอยู่ในค่าเฉลี่ยที่ดูสะอาด

แผ่นวงจรอ่อนและแผ่นวงจรแข็งผสมอ่อน

วงจรอ่อนที่ดัดงอเพียงครั้งเดียวเพื่อให้พอดีกับตัวเรือน กับวงจรอ่อนที่โค้งงอซ้ำระหว่างการใช้งาน เป็นผลิตภัณฑ์คนละประเภทกัน Würth Elektronik ขอให้ผู้ซื้อระบุว่างานเป็นแบบคงที่ (static) หรือแบบเคลื่อนไหว (dynamic) และให้ข้อมูลรัศมีการดัดงอ อัตราส่วนของรัศมีต่อความหนาของแผ่นวงจรอ่อน รูปแบบการดัดงอ จำนวนรอบการดัดงอ และความถี่ของการดัดงอ ทั้งยังส่งงานที่ต้องดัดงอแบบเคลื่อนไหวให้ผู้เชี่ยวชาญของบริษัทพิจารณา^[10] คู่มือของบริษัทระบุว่าผิวสำเร็จที่มีนิกเกิล เช่น ENIG ไม่เหมาะกับบริเวณที่ดัดงอ โซลเดอร์มาสก์แบบยืดหยุ่นไม่ได้ระบุให้ใช้กับการดัดงอแบบเคลื่อนไหว ขณะที่คัฟเวอร์เลย์ (coverlay) ใช้ได้ และแผ่นวงจรอ่อนกับแผ่นวงจรแข็งผสมอ่อนต้องอบให้แห้งก่อนการบัดกรี^[10] แผนภูมิในคู่มือซึ่งแสดงไว้เป็นแนวทางระบุว่าทองแดงรีด (rolled copper) ทนการดัดงอได้มากกว่า 1,000 รอบ เทียบกับ 500 รอบของทองแดงชุบด้วยไฟฟ้า (electrodeposited copper) ในโครงสร้างเดียวกัน โดยไม่ได้ระบุวิธีทดสอบ^[10]

สิ่งที่ผลผ่านยังไม่ได้พิสูจน์: การทดสอบความต่อเนื่องบนแผ่นวงจรที่วางราบไม่ได้บอกอะไรเกี่ยวกับอายุการดัดงอ สิ่งที่ตอบคำถามนี้ได้มีเพียงการดัดงอคูปองที่มีโครงสร้างเดียวกันตามรัศมีและจำนวนรอบที่กำหนด ขณะเฝ้าวัดความต้านทาน

อิมพีแดนซ์

อิมพีแดนซ์ที่มีการควบคุมค่า (controlled impedance) ตรวจวัดด้วยวิธีวัดการสะท้อนในโดเมนเวลา (time-domain reflectometry หรือ TDR) โดยส่งสัญญาณขั้น (step) ที่เปลี่ยนระดับอย่างรวดเร็วเข้าไปในสายสัญญาณ สัญญาณที่สะท้อนกลับแสดงอิมพีแดนซ์คุณลักษณะ (characteristic impedance) และการเปลี่ยนแปลงของค่านี้ตลอดความยาวสาย จึงระบุตำแหน่งของจุดที่ไม่ต่อเนื่องได้^[11] การวัดการส่งผ่านในโดเมนเวลา (time-domain transmission หรือ TDT) วัดการสูญเสียจากการแทรก (insertion loss) และเวลาหน่วงในการแพร่สัญญาณ (propagation delay) ผ่านอุปกรณ์ที่ถูกทดสอบ ซึ่งอาจเป็นแผ่นวงจรพิมพ์ก็ได้^[11] เมื่อวัดอิมพีแดนซ์บนคูปองทดสอบแทนที่จะวัดบนแผ่นวงจรโดยตรง คูปองที่ได้ค่าตรงเป้าหมายแสดงว่าการเรียงชั้น (stack-up) และลักษณะทางเรขาคณิต (geometry) ของคูปองสร้างได้ตามที่กำหนด ส่วนเส้นทางสัญญาณทุกเส้นบนแผ่นวงจรมีลักษณะทางเรขาคณิตเดียวกันหรือไม่นั้น เป็นเรื่องของการออกแบบและวิธีออกแบบลายของคูปอง ความต่อเนื่องซึ่งเป็นสิ่งที่การทดสอบทางไฟฟ้าตรวจ ไม่ได้บอกอะไรเกี่ยวกับอิมพีแดนซ์

คำถามที่ทำให้การทดสอบครอบคลุมจริง

การมีเครื่องทดสอบไม่เหมือนกับการนำเครื่องนั้นมาใช้กับแผ่นวงจรจริง คำถามต่อไปนี้ช่วยแยกสองเรื่องนี้ออกจากกัน

• การทดสอบทางไฟฟ้าสร้างจากข้อมูลการออกแบบฉบับที่อนุมัติให้ใช้ผลิต หรือเรียนรู้จากแผ่นวงจรที่ทดสอบแล้วว่าดี^[1] เน็ตใดบ้างที่ถูกยกเว้นจากการทดสอบ และใช้ค่าขีดจำกัดของความต่อเนื่องและความเป็นฉนวนเท่าใด^[2]
• ชั้นในทุกชั้นผ่านการตรวจก่อนการอัดชั้นหรือไม่ และข้อบกพร่องที่ระบบตรวจพบได้รับการแก้ไขและสอบย้อนกลับไปยังแผงการผลิตอย่างไร^[3]
• คูปองทดสอบความเค้นมีโครงสร้างรูและเวียแบบใด ทดสอบที่อุณหภูมิสูงสุดเท่าใด และหลังผ่านรีโฟลว์มาแล้วกี่ครั้ง^[4]
• ใครเป็นผู้จัดทำและอ่านผลภาคตัดขวาง และมีภาคตัดขวางใดได้รับการตรวจซ้ำโดยอิสระหรือไม่^[5]
• การทดสอบ CAF ทำบนคูปองที่ผ่านการเจาะรูและการอัดชั้นของโรงงานเอง หรือรายงานไว้เฉพาะผลของแผ่นลามิเนต^[6]
• ด้านความสะอาด มีการวิเคราะห์ชนิดของไอออนที่พบควบคู่กับผล SIR หรือไม่ และเก็บตัวอย่างจากตำแหน่งใด^[7]
• สำหรับแผ่นวงจรอ่อน การดัดงอเป็นแบบคงที่หรือแบบเคลื่อนไหว ที่รัศมีเท่าใด และกี่รอบ^[10]
• สำหรับอิมพีแดนซ์ คูปองแต่ละชิ้นเป็นตัวแทนของเส้นทางสัญญาณและชั้นใด^[11]

เอกสารที่ควรขอในแต่ละขั้นตอนอธิบายไว้ในบทความ สิ่งที่ควรขอจากโรงงาน PCB และส่วนประกอบของแผ่นวงจรที่กล่าวถึงในบทความนี้แสดงเป็นแผนภาพไว้ในบทความ PCB คืออะไร

ข้อมูลและวิธีการ

บทความนี้ใช้ข้อมูลจากตารางงานวิจัย R01 ของ MPBxChange ซึ่งรวบรวมจากการวิจัยเอกสาร (desk research) เมื่อวันที่ 15 ตุลาคม 2026 ตารางนี้มี 21 แถว แถวละหนึ่งข้อบกพร่อง บทความนี้ครอบคลุม 11 แถวที่เกี่ยวกับแผ่นวงจรเปล่า ส่วนแถวที่เหลือเกี่ยวกับแผ่นวงจรที่ประกอบชิ้นส่วนแล้ว MPBxChange เปิดแหล่งข้อมูลทุกแหล่งอีกครั้งเมื่อวันที่ 16 ตุลาคม 2026 และตรวจข้อความทุกข้อเทียบกับแหล่งข้อมูลนั้น ในกรณีที่ตารางระบุไว้มากกว่าที่แหล่งข้อมูลกล่าว บทความนี้ยึดตามแหล่งข้อมูล หน้าเว็บของ Eurocircuits ปฏิเสธการเชื่อมต่อจากประเทศไทยในวันที่ 16 ตุลาคม และเอกสารของ Isola เรื่องการอัดชั้นหลายรอบแสดงข้อผิดพลาดของเซิร์ฟเวอร์ แหล่งข้อมูลทั้งสามรายการนี้จึงเชื่อมโยงไปยังสำเนาของเอกสารเดียวกันใน Internet Archive ตารางนี้ไม่ได้กำหนดอัตราการตรวจพบหรือเกณฑ์การยอมรับ เครื่องหมายในแผนภาพหมายถึงวิธีนั้นตรวจพบข้อบกพร่องได้เมื่อมีเงื่อนไขเหมาะสม ไม่ได้หมายความว่าตรวจพบได้ทุกกรณี ข้อความเกี่ยวกับสิ่งที่ผลผ่านยังไม่ได้พิสูจน์เป็นการตีความของ MPBxChange จากหลักการทำงานของแต่ละวิธี บทความนี้ระบุชื่อมาตรฐาน IPC แต่ไม่ได้ยกข้อความจากตัวมาตรฐาน